UPGRADE OF THE THYRATRON GRID DRIVER FOR THE KEKB INJECTOR LINAC KLYSTRON MODULATOR

Hiroyuki Honma¹, Hiromitsu Nakajima, Mitsuo Akemoto, Tetsuo Shidara, Shigeki Fukuda KEK, High Energy Accelerator Research Organization, Accelerator Laboratory 1-1 Oho, Tsukuba-shi, Ibaraki-ken, 305-0801

Abstract

New type thyratron grid driver using a common 500 V DC PS and 4 discharging circuits for output pulse voltage of 2kV, was fabricated tentatively for KEKB injector linac klystron modulator. The discharging circuit consists of a storage capacitor, a FET switch and a pulse transformer with turns'-ratio of 1 to 1. The size of trigger system including this new driver, became one third of the existing one. The rise time of output pulse voltage was also improved, consequently the characteristics of thyratron switching time became smaller. Design of this driver is described and further improvement of the rise time is discussed in this report.

サイラトロンドライバーの高機能化

1. はじめに

KEKB入射器大電力クライストロン用パルス電源 では、サイラトロンを点弧させるための信号は、ト リガー回路系(トリガー分配回路、トリガーⅠ、ト リガーⅡの3回路よりなる)で作られている。トリ ガーⅠ回路はEIA規格のユニット3の、トリガーⅡは 同じくユニット8のシャーシケースに収納されてい る。

最近、入射器のR&Dの中でパルス電源のインバー タ充電器を用いた小型化^[1]が試みられ、既に実用化 されている。この改造では、上に述べたトリガー回 路系の内、トリガーⅡ回路の配置は従来と変わらな いが、トリガーⅠ回路が電源の制御回路部裏側の一 番高い位置に配置されることになった。このため、 保守、信号モニターなどの作業が非常にやり難く なっている。又、現在のトリガーⅡはスイッチ素子 として、耐圧2.5 kVのサイリスターを2個直列に使 用している。スナバー回路(サイリスター保護回 路)は高、低圧側の両方にあり、片側の回路部品で 短絡故障等があると、反対側のサイリスターに過電 圧がかかり故障を起こす危険性を持っている。

この度、トリガーIとトリガーIの機能を合わせ ユニット4のシャーシケースに収納する小型で、1回 路当たりのスイッチ素子も1個だけであるサイラト ロンドライバーを試作した。このドライバーはス イッチ素子としてFETを使用するため、サイリス ターより出力の立ち上がりも速い。以下で、その回 路設計と動作について述べる。



図1:試作ドライバー回路の概略図

E-mail:hiroyuki.honma@kek.jp¹

2. 試作ドライバーの設計

図1は試作ドライバー回路の概略図である。この 回路では、出力パルスのエネルギーを蓄積するコン デンサー、昇圧比が1:1のパルストランス、スイッ チング用FET(アドバンスドパワーテクノロジー社 製APT8015)からなる放電回路が4回路あり、共通な 500Vの直流電源から充電される。それぞれの回路 のパルストランスは2次側が直列に接続されており、 パルス電圧が加算され2kVの出力電圧が得られる。 FETゲート制御回路では、ゲート入力信号を4回路の FETにタイミングが均等になる様に分配している。 出力部には逆電圧防止ダイオード、サージアブソー バーが設けられており、それぞれサイラトロング リッドからの反射電圧、サイラトロン点弧により発 生するサージ電圧を抑止する。

図2は現在のトリガー回路系(トリガーI、トリ ガーⅡ)(図左)と、試作ドライバー(図右)を示 すものである。この図から試作ドライバーでは、大 きさが現トリガー系の約1/3になっていることがわ かる。これにより、2つのトリガー回路分の機能を 備える試作ドライバーを現トリガーⅡ回路の収納ス ペースに収めることができ、小型パルス電源におけ る保守もやり易やすくなる。

平滑コンデンサーは、当初の設計で3300µF 2直列 であったが、2200µF 2直列にしても、出力パルス電 圧の変動が2%を維持できることがわかったため、 高さが、外形寸法で175mmのユニット4ケースへの 収納が可能になった。又、500Vの直流とパルス出 力ラインの配線として、潤工社製高圧ジュンフロン 線を使用することにより、耐圧空間を節約できた。



図2:現トリガー回路系と試作ドライバー

3. 動作結果と課題

3.1出力パルスの立ち上がり時間とサイラトロンド ライブ特性

図3はパルス出力電圧波形の現トリガーII (図 3(a))と試作ドライバー(図3(b))との比較を示 している。これは前者の出力インピーダンスにほぼ 等しい50Ωの負荷を接続し、高圧プローブ(ソニー テクトロニクス社製P6015)で測定したものである。 立ち上がり時間(10-90%)はそれぞれ、727ns、 176nsである。試作ドライバーの方が約4倍速い立ち 上がりとなっている。



図3:パルス出力電圧波形の比較

図4は両者を大電力パルス電源に組み込み、サイ ラトロン点弧の時間特性(アノード遅延時間、出力 タイミングの時間ジッター)を、サイラトロンのリ ザーバー電圧を変えて測定したものである。アノー ド遅延時間は両者の出力モニター信号をトリガーと し、パルス電源出力パルスの立ち上がりまでの時間 を、出力タイミングの時間ジッターは、その変動を 測定した。この測定は入射器において、サイラトロ ンの受け入れ検査、長期シャットダウン中のクライ ストロンギャラリーでの動作点調整で行われるもの である^[2]。

図中の記号でPは現トリガーⅡを、Nは試作ドライ バーを表す。この図から、試作ドライバーの遅延時 間はどの電圧でも現トリガーⅡより約200ns以上速

く、ジッターについては多いところで約30%の減少 となっていることがわかる。後者は約4倍の立ち上 がり時間の改善に対し、かなり少ない結果である。 しかし、サイラトロンの点孤が出力電圧レベルの 1kVのところから起こり始めるとすれば、図3よりそ のレベルでは両者の立ち上がりの差は4倍もないこ と、ジッター測定が高ノイズ下で行われることを考 えれば妥当な結果かもしれない。時間ジッターの測 定結果は、サイラトロンを点孤させるためのドライ バー電圧レベルには、ある幅があり、それが出力立 ち上がり時間の差により、時間幅の違いとなり現れ ているものと思われる。ジッターの少ない電源出力 は安定なクライストロン出力に寄与する。試作ドラ イバーに使用されているFET そのものは立ち上が り時間が20nsと非常に速いため、パルストランス部 分での立ち上がりの劣化を極力小さくしたいところ である。



図4:サイラトロンドライブ特性の比較

3.2 立ち上がり時間改善のための考察

試作ドライバーで使用しているパルストランスコ アの材質は、TDK社製フェライトコアPC40(比透 磁率 1876、△B 4000gauss)である。又、寸法、形状 は現トリガーⅡを参考にし、1個あたりの外径、内 径、厚さが、それぞれ72mm、48mm、15mmのトロ イダルとした。巻き線材は前述の高圧ジュンフロン 線であり、パルス幅2µsの出力電圧の飽和を避ける ためトランス1個あたりの巻き数は16ターンとした。

4パルストランスの2次側を直列に接続する方式としては、コアを含めて独立な4個のトランスを配置し、中継端子経由でそれぞれの2次側を接続する方式(A)と、コア4個を縦に積み上げ60mm厚の1つのコアを作り、4トランス分の巻き線を領域で巻き分け、短い配線で接続する方式(B)が考えられる。図5は2方式での出力立ち上がり時間の違いを、15Vの共通直流電源を用い比較したものである。ここでは方式(B)での巻きやすさを考慮し、10ターンの巻き数と

した。方式(A)による波形は黒色で(B)による波形は 赤色で示されている。この図より立ち上がり時間は 両者でほぼ等しいことがわかる。立ち上がり時間 (10-90%)の測定値は156nsであった。この結果は、 (A)では引き回しの配線インダクタンスが(B)に比べ

大きいが、巻き線間の分布容量は(B)の方が大きく なっており、それらが互いに打消しあったためと考 えられる。試作ドライバーでは方式(A)を採用する こととした。

次に、1次側エネルギー蓄積コンデンサーの容量 は最初50μF(100μF2直列)であったが、その後増やし て90μF(180μF2直列)としてみた。しかし立ち上がり 時間の改善は見られなかった。

3.1で述べた測定結果により、サイラトロンドラ イブ特性が出力立ち上がり時間に依存することは明 らかとなった。しかし、パルス幅がドライブ特性に 与える影響ははっきりしない。もし1µs程度の幅で も特性が低下しないならば、出力の飽和を気にせず にターン数を10ターン程度にし、漏れインダクタン スを小さくすることにより、立ち上がり時間の改善 をすることが可能である。







参考文献

- [1] 中島啓光."小型パルス電源の特性と今後の課題", Proceedings of the 28th Linear Accelerator Meeting in Japan, Tokai, July 30-August 1, 2003
- [2]今井康雄. "Maintenance Activity of RF Sources in KEK Electron-Positron Linac", Proceedings of the 29th Linear Accelerator Meeting in Japan, Funabashi, August 4-6, 2004