

Control of a linac main oscillator and delay circuits using a microcomputer

T. Shoji and N. Ishizaki
Japan Atomic Energy Research Institute

Abstract

The JAREI linac main oscillator and delay circuits were semiconductorized and have been operated successfully.

These circuits are controlled by a one board microcomputer. An I/O interface between the microcomputer, and the oscillator and the delay circuits is homemade.

はじめに

原研リニアックのメインオシレーター及び、タイミング調整用ディレー回路を半導体化して製作し、使用している。


また 制御用ワンボードマイクロコンピュータを使用して (I/O用インターフェースは自作したものである。) メインオシレーターとディレー回路の制御をしている。

メインオシレーター、ディレー回路


原研リニアックのメインオシレーターとディレー回路は今迄真空管式であったが今回半導体化して製作した。半導体化して製作したメインオシレーター及びディレー回路はいずれもNIMモジュールに収められ、原研内のエレクトロニクス課で製作した。

第1図にメインオシレーター、及びディレー回路の写真を、また 第2図にメインオシレーター、及びディレー回路のブロック図を示す。


メインオシレーターはフェーズロック方式、ディレー回路はデジタルディレー方式である。このメインオシレーター、及びディレー回路はマニュアル制御、及びコン



第1図 メイン オシレーター、
ディレー回路 外観写真



a) メイン オシレーター



b) ディレー回路

第2図 メイン オシレーター 及び ディレー回路
ブロック図

メインオシレーターは電源同期でくり返しは12.5, 25, 50, 100, 150, 300, 450, 600, 900PPS, 及びEXTである。

ディレー回路は40MHzのオシレーターを1/4に落とした0.1マイクロ秒のクロックを用いて0~9.9マイクロ秒のディレーをデジタルスイッチ, 又はBCDコード(外部入力)でセット出来る。ジッターは25ナノ秒である。

この半導体化したメインオシレーター, 及びディレー回路は昨年10月から使用している。

マイクロコンピュータによる制御


上記メインオシレーター, 及びディレー回路を制御用ワンボードマイクロコンピュータ(整数型Basic言語使用)で制御することが出来る。I/Oインターフェース回路は自作した。全構成のブロック図を第3図に示す。

I/Oインターフェース回路は出力分配回路であり, 制御用ワンボードマイクロコンピュータとは8ビットポート(データ用), 4ビットポート(アドレス用), 1ビット2ポート(アドレス, データ用ストロブ)で接続されている。

I/Oインターフェースの動作は最初にアドレスが出力され, つぎにアドレスストロブが出力されて, そのアドレスに対応するオシレーター又はディレーのデータラッチ用レジスターのゲート回路が開かれ, 次に8ビットデータポートにデータ出力が出力され, データストロブが出て1回の出力データがアドレスで選ばれたオシレーター又はディレー回路に出力される。オシレーターが選ばれれば, くり返しが変わり, ディレー回路が選ばれればディレータイムがセットされる。

以上の動作を制御用ワンボードマイクロコンピュータを使用して制御用Basicで制御する。

使用した制御用ワンボードマイクロコンピュータは大阪機電製のBC-8000である。



第3図 メイン オシレーター, ディレー 回路 制御ブロック図

おわりに

現在原研リニアックの運転のほとんどが、くり返し600PPS、ビーム幅20～30ナノ秒である為モジュレーターのパルス幅は1.2マイクロ秒にしている。半導体化したディレー回路は0.1マイクロ秒で調整可能であるので大変有効である。

又、以前のものに比べて半導体化された為、小型、信頼性の向上、動作範囲の拡大等、半導体化の長所が生かされ、この半年良好に動作している。

今後10ナノ秒以下のビーム幅、及び900PPSでの運転（モジュレーターのパルス幅1.2マイクロ秒をせばめる。）も計画されていることもあり、ディレー回路の0.1マイクロ秒の調整ステップはもう少し細かくすることを検討している。又ディレー回路のジッターが25ナノ秒（40MHz）である為、ディレー回路相互間の位相が見にくくなる。この為ジッターのない、又は少ない方式に改造したい。